BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-186706

(43) Date of publication of application: 15.07.1997

(51)Int.CI.

H04L 12/28 H04Q 3/00

(21) Application number: **08-331320**

(71)Applicant: XEROX CORP

(22)Date of filing:

11.12.1996

(72)Inventor: LYLES JOSEPH B

(30)Priority

Priority number : 95 576099


Priority date: 21.12.1995 Priority country: US

(54) METHOD FOR SOLVING COLLISION OF SCHEDULING BETWEEN PACKETS

(57) Abstract:

PROBLEM TO BE SOLVED: To solve collision between inputs in contention to obtain an access with respect to output designation in a non-blocking exchange network routing a packet from plural inputs to plural outputs such as a high speed broad band communication network.

SOLUTION: An exchange is composed of a Batcher/Banyan network and includes a Batcher sorting network 42 and Banyan routing exchanges 43, 44. They are used to reduce output contention. In order to adjust the parallel processing, a buffer 45 is in existence to each output port to receive up to ksets cells from the Banyan routing exchanges 43, 44. In order to judge impartially the contention among cells, a reservation link 46 is prepared, which solves the contention in existence among arbitration cycles and provides an access to each output in each arbitration cycle of contention parties.



LEGAL STATUS

[Date of request for examination]

11.12.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-186706

(43)公開日 平成9年(1997)7月15日

(51)	Int.C]]. ⁶
------	-------	------------------

識別記号 庁内整理番号

FΙ

技術表示箇所

H04L 12/28

H04Q 3/00

9466-5K

H04L 11/20 H 0 4 Q 3/00

G

審査請求 未請求 請求項の数1 OL (全 20 頁)

(21)出願番号

特願平8-331320

(22)出願日

平成8年(1996)12月11日

(31)優先権主張番号 576099

(32)優先日

1995年12月21日

(33)優先権主張国 米国(US)

(71) 出願人 590000798

ゼロックス コーポレイション

XEROX CORPORATION

アメリカ合衆国 ニューヨーク州 14644

ロチェスター ゼロックス スクエア

(番地なし)

(72)発明者 ジョゼフ・ビー・ライルズ

アメリカ合衆国 カリフォルニア州

94043 マウンテンピュー ローラレーン

2403


(74)代理人 弁理士 小堀 益 (外1名)

(54) 【発明の名称】 パケットの間におけるスケジューリングの衝突を解決するための方法

(57)【要約】

【課題】 複数の入力から複数の出力へパケットをルー ティングする非ブロッキング式交換網において、前記出 力の指定のものに対するアクセスを求めて競合する入力 の間における衝突を解決する予約リング機構を提供す る。

【解決手段】 この予約リング機構は、少なくとも1つ のアービトレーションサイクルにおいて頂部から底部へ のリング状順序でステップのシーケンス及び比較オペレ ーションを実行する手段を含んでおり、自己刻時加重式 の公正な待ち行列によって又は二者択一的に仮想時計に よって要求される順序とこれもまた首尾一貫する頂部か ら底部への順序で前記指定の出力にアクセスする競合的 な入力を許諾する。予め定められて許容された最大多数 の競合者が、各々のアービトレーション・サイクルにお いて各々の出力に対するアクセスを付与される。



【特許請求の範囲】

【請求項1】 k≥1であるk個にまで達する異なった 入力への所定等級のサービスに関するパケットを、前記 入力におけるパケットのために潜在的に多数である入力 によって作られたサービス要求に答えて、所定の出力へ 同時にルーティングするように構成された有限帯域幅分 散型多重化システムであって;各々の前記入力は、前記 出力へパケットを供給するために前記帯域幅の予め定め られた持ち分を割り当てられ、かつサービス許諾を留保 されている前記パケットに関して少なくとも1つの記憶 10 待ち行列を有するようにした前記多重化システムにおい て:前記パケットの間におけるスケジューリングの衝突 を解決するための、次のステップを含む方法:前記入力 によってそれらの受領の際に作られた各々のサービス要 求に、(i)要求を作る入力を一意に識別する識別子に よって、更に(ii)仮想終了時間によってラベル付け し、前記仮想終了時間は、要求を作る入力に割り当てら れた帯域幅の持ち分に従って加重されるオフセットを加 算することによって現行の仮想時間から計算されるよう にし;ラベル付けされたサービス要求を分散型待ち行列 20 に入力し;新しい要求が前記待ち行列へ入力される度 に、それらのそれぞれの仮想終了時間に従って、ラベル 付けされた要求を前記待ち行列内においてソーティング し、ラベル付けされた要求を仮想終了時間の昇順で組織 化するようにし; 前記多重化システムの各々のサイクル の間に、サービスに関する前記待ち行列から初めのk個 までのラベル付けされた要求を取り出すようにする。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、髙速の広帯域通信 30 網に関するものである。

[0002]

【従来の技術】研究プロジェクト及び現今のシステム製品は、既存のコンピュータネットワークの能力を超過する帯域幅、応答性、及び/又はリアルタイムに関する要求を有するものである。例えば、個人的な用紙から技術的なライブラリーにまで及ぶ文書に関する紙から電子フォーマットへという進行しつつある移行は、進歩的な電子的走査装置及び印刷装置の開発に至っており、これらの装置は、これらの装置の速度及び解像度が増大するに40つれて、加えてこれらの装置のカラー及びグレースケール能力が拡大されるにつれて、増大し続けるであろう帯域幅の要求を有する。

【00003】多くのアプリケーションは、それらにどの ような帯域幅が与えられるのか、それらが獲得し得た帯 域幅をどの程度有益に利用し得るのかに応じて存続が可 能である。これらのアプリケーションは弾力的な帯域幅 要求を有するものである。コンピュータネットワークに おいて現在運用されているアプリケーションの殆どは弾 カ的な帯域幅要求を有するのである。これらのアプリケーションの殆どは弾 カービスネットワークにおけるフロー制御に対する一般

,,,,,

ーションを維持するサービス等級(class)は、インターネット・コミューニティにおける「ベスト・エファット(bester effort)」及び広帯域ISDN/ATMコミューニティにおける利用可能なビット速度(ABR)として知られている。帯域幅がこのサービス等級のアプリケーションの間で「公正に(fairly)」分割されないと、様々の不都合な現象が生じる可能性があることが知られている。

【0004】非同期伝達モード(ATM)交換は、現 在、多数のサービス等級を維持するだけでなく前述のア プリケーションをも維持するに足る十分なピーク帯域幅 及び統合帯域幅を提供するものとして受け入れられた機 構になりつつある。多くのATM交換器は、現在は、F IFO待ち行列によって実現されている。FIFO待ち 行列は、ABRトラフィックのために使用されるとき異 常な行動を示すものである(「パケット交換式ゲートウ ェイにおけるオン・トラフィック位相効果(OnTra ffic Phase Effects in Pac ket-Switched Gateways)」サリ ー・フロイド及びヴァン・ヤコブソン (Sally F loyd and Van Jacobson) 著、イ ンターネットワーキング:研究と体験(Interne tworking: Research and Ex perience)、第3巻115から156頁(19 92年)、及び「輻輳制御アルゴリズムの動力学におけ る観察: 二方向トラフィックの影響(Observa tions on the Dynamics of a Congestion Control Algo rithm: The effects of Two -Way Traffic)」リシィア・チャン、スコ ット・シェンカー及びデビッド・クラーク(Lixia Scott Shenker, an Zhang, d David Clark) 著、ACMシグコム91 協議会 (ACM Sigcomm 91 Confer ence)、9月3-6、1991年、スイス、チュー リッヒ (Zurich, Switzerland)、 133から148頁を参照すること)。FIFOは、正 しく行動するユーザーを異常に行動するユーザーから保 護することも不可能である(それは隔離を提供しな い)。これらの欠陥の結果として、加重される公正な待 ち行列のような非FIFO待ち行列機構(例えば、A. デマーズ、S. ケシェイブ及びS. シェンカー(A. Demers, S. Keshave, and Shenker)著、「公正な待ち行列アルゴリ ズムの分析及びシミュレーション(Analysis and Simulation of a Fair O ueuing Algorithm)」、ACMシグコ ムの会報における1から12頁、1989年9月、及び A. K. パレク (A. K. Parekh) 著、「統合 化プロセッサ・シェアリング・アプローチ (A Gen eralized Processor Sharin g Approach to Flow Contro l in Integrated Service N e tworks)」博士論文、電子工学及びコンピュー タ科学部門、MIT、1992年を参照すること)、或 いはラウンドロビンのような公正な待ち行列への近似化 (エレン・L. ハーネ (Ellen L. Hahn e) 著、「データネットワークにおける最大-最小の公 正さに関するラウンドロビン・スケジューリング(Ro 10 und-robin Scheduling for Max-Min Fairness in Data Networks)」、通信の選択エリアにおけるIE EEジャーナル (IEEE Journal on S elected Areas in Communic ations)、第9巻1024から1039頁、19 91年9月)が、しばしば提案されている。

【0005】もう1つのサービス等級(即ちサービス等 級の集合)が存在する:回路エミュレーション及びビデ オのようなリアルタイムのアプリケーションを維持する ものである。これらのアプリケーションは、データが限 定的ジッタ(即ちパケット遅延変動)によってネットワ ークを通じて送信されることを要求するかもしれない。 A. パレクによる先に引用した文書で示されていたよう に、加重される公正な待ち行列は、リアルタイムストリ ームに有界ジッタを提供するために使用されることが可 能である。パレクの成果は、近頃になって(ポワン・ゴ ヤル、サイモン・S. ラム及びハリック・M. ヴァン (Pawan Goyal, SimonS. Lam and Harrick M. Vin) 著、「異質 30 のネットワークにおける端末間遅延限界の決定(Det ermining End-toEnd Delay Bounds in Heterogeneous N etworks)」、デジタルオーディオ及びビデオの ためのネットワーク及びオペレーティングシステムサポ ート (NOSSDAV) に関する第5回国際ワークショ ップの会報において、ニューハンプシャー、ダーラム (Durham, N. H.)、4月18-22、199 5年)、仮想時計(リシィア・チャン著、「仮想時計: パケット交換網のための新しいトラフィック制御アルゴ 40 リズム (Virtual Clock: A New Traffic ControlAlgorithm for Packet Switching Netw orks)」、ACMシグコムの会報における19から 29頁、1990年8月)及び自己刻時式の公正な待ち 行列(S. J. ゴールスタニ(S. J. Golest ani) 著、「高速アプリケーションのための自己刻時 式の公正な待ち行列機構(A Self-Clocke d Fair Queuing Scheme for High Speed Application

14,001 0 1 0 0 1 0 1

s)」、インフォコム(INFOCOM)の会報における636から646頁、1994年)に密接に関連する機構を使用するシステムのための遅延境界を証明するように拡張された。

[0006]

【発明が解決しようとする課題】従って、弾力的な両者 (ベスト・エファット/ABR)及び非弾力的な(即ち リアルタイム)サービスは、公正な待ち行列及び関連す るアルゴリズムの使用から利益を得ることが可能であ る。しかし、そのような機構は、待ち行列が発生する各 々の多重化ポイントにおいて実現されなければならな

【0007】公正な待ち行列及び関連するアルゴリズム は、パケットのシーケンスにおいて機能する(ATMセ ルがこの議論のためのパケットである)。ATMの場 合、これらのシーケンスは、VCI又はVPIのいずれ かによって識別され、一方、インターネットのプロトコ ルの組では、識別は、<IPアドレス、プロトコル、ポ ート>3つの部分から成る(IPv4)又はフロー識別 子(IPv6)を根拠としている。自己刻時加重式の公 正な待ち行列及び仮想時計の両者において、パケット は、タイムスタンプによって順序付け(ソート)される (ラウンドロビンのような機構はタイムスタンプによる パケットの順序付けへの近似化を提供する)。これらの タイムスタンプは、パケットに関する仮想終了時間(v irtualfinishing time)を表現す るものであり、開始時間値を取って、固有のパケットシ ーケンスの帯域幅の持ち分を表現する加重をパケットの 長さに乗算することによって得られるオフセットを加算 することによって計算される。

【0008】仮想時計の場合、仮想終了時間は、次のように計算される:

VT(f, 0) = 0

VT(f, J+1) = max (到着(f, J+1), V T(f, J) + 長さ(f, J+1) / 速度(f) ここで、VT(f, J) はフロー(仮想回路) f のパケット j に関連する仮想終了時間、到着(f, J) はフロー f のパケット j の到着時間、長さ(f, J) はフロー f のパケット j の長さである。自己刻時加重式の公正な待ち行列は、次の公式に従って仮想終了時間を割り当てる:

VT(f, 0) = 0

VT(f, J+1)=max {システム仮想時間, VT(f, J)}+長さ(f, J+1)*加重(f)ここで、システム仮想時間は、パケット(f, J+1)が到着する時点でサービス(出力)されるパケットに関連する仮想時間であると規定される。ATMの場合、パケット長さは、セルが一定寸法のものであり、従って両者の式における最も右側の項がフローについて一定であるので、不変である。仮想時計の場合、簡略化された式

は次の通りである:

VT(f, J+1) = max (到着(f, J+1), V T(f, J) +定数(f)

そして、自己刻時加重式の公正な待ち行列も類似の簡略 化を有する。結果として、仮想時計又は自己刻時加重式 の公正な待ち行列のいずれかを実現する A T M待ち行列 ポイントは、以下のステップを実行しなければならな い:

- 1) VCに関する現行の仮想時間の最大値と、a)セルの到着時間か又はb)システム仮想時間のいずれかを 10計算せよ。
- 2) ステップ1の結果に、帯域幅のVCの持ち分を表現するVCについての定数を加算せよ。
- 3) ステップ1及び2によって割り当てられた仮想の タイムスタンプの増大する値の順序でセルをサービス (それらを送信)せよ。

[0009]

【課題を解決するための手段】本発明によれば、複数の入力から複数の出力へパケットをルーティングする非ブロッキング式交換網は、前記出力の指定のものに対するアクセスを求めて競合する入力の間における衝突を解決する予約リング機構を包含する。この予約リング機構は、少なくとも1つのアービトレーションサイクルにおいて頂部から底部へのリング状順序でステップのシーケンス及び比較オペレーションを実行する手段を含んでおり、自己刻時加重式の公正な待ち行列によって又は二者択一的に仮想時計によって要求される順序とこれもまた首尾一貫する頂部から底部への順序で前記指定の出力にアクセスする競合的な入力を許諾する。予め定められて許容された最大多数の競合者が、各々のアービトレーシ 30ョン・サイクルにおいて各々の出力に対するアクセスを付与される。

[0010]

【発明の実施の形態】図1は、階層的なATMネットワークを概略的に示している。図2は、ATM交換器を概略的に示している。図3Aは、ATMセルのための通常のフォーマットを示している。図3Bは、ATMセルの典型的な交換器へッダを示している。図4は、バッチャ・ソーティング要素を概略的に示している。図5は、バッチャ・ソーティング要素のオペレーションを示す有限40状態機械である。図6は、図4で示された形式のソーティング要素の再帰的な組合せから構成されるバッチャ・ソーティング・ネットワークを概略的に示している。図7は、バニヤン・ルーティング・ネットワークを概略的に示している。図8は、本発明を実行するものとして適切である予約リングの簡略化された概略図である。

【0011】I. 定義

本文において使用される以下の用語は、以下の意味を有する:「チャネル速度(channel rate)」は、例えば、単一のテレビジョン送信、ファイル転送、

データベーストランザクションのような特定のストリー ム、チャネルなどのビット速度である。「リンク速度 (link rate)」は、ネットワーク装置(ホス ト、ルータ、交換器)が個々のリンク(ワイヤ対、同軸 ケーブル、光ファイバー)に関して持続可能であるか又 は持続しなければならないビット速度である。この速度 は、チャネル速度の上限である。それは、インターフェ ース・ハードウェアのコスト、及びネットワークプロト コルのハードウェア及びソフトウェアのコストに対して 主要な影響を有するものでもある。「統合速度(agg regate rate)」は、同時に送信され得るリ ンクの最大数に関するリンク速度の和として表現される 最大の総計ネットワーク能力である。バス又はリングと して実現されるか又は単一周波数の無線放送を使用する ネットワークの場合、リンク速度は、統合速度と同一で ある。逆に、従来型の電話交換システムは、いかなるリ ンクの速度よりも遥かに高い統合速度を提供する。

【0012】 II. 基本的アーキテクチャ

本発明のATM交換器は、様々なスイッチング構造、中でもVLSIベースの「バッチャ/バニヤン(Batcher/banyan)」スイッチング構造、自動ルーティング・クロスバー、或いは補足的なロジックユニットを備えた既製のクロスバーを使用して実現されることが可能である。後続の議論では、バッチャ/バニヤン構造が想定されることになる。

【0013】ATM交換のアピールの1つは、実質的な標準化が起こったことである。この形式のネットワークの基本的なコンセプトは、すべての通信が小型で一定寸法の「セル」と呼ばれるデータパケットの送信及び交換によって成し遂げられることである。各々のパケットのオーバーヘッドは、仮想回路技術を使用することによって低減され、それにより、各々のセルのヘッダは、前もって供給元と宛先の間のすべての交換器を介して設定された通路を識別し、セルとその所望のルーティングを識別するために要求される情報が、従来型のXNS又はTCP/IPデータグラムにおけるヘッダ情報よりも遥かに小さくなる。

【0014】開発されたATM標準に従えば、セルは、そのヘッダが、宛先仮想回路インデックス、VCIとして知られる宛先アドレス情報を包含する小型で一定寸法(53バイト)のパケットである。仮想通路インデックスも存在するが、仮想通路における交換は、仮想回路における交換と本質的に同一であるので、その主題が本文において更に議論される必要はない。セルがスイッチング構造に入る前に、供給元ホストは、「仮想回路」として知られた固定ルートがセルをその供給元からその宛先へ送信するものとして決定されるようにする。この仮想回路内における各々の交換リンク(交換器から交換器への各々のリンク及び宛先リンクへの各々の交換器)は、交換器の固有仮想回路識別子(VCI')によって一意

に識別される。従って、1つの仮想回路は、多数の名称を有する。セルは、仮想回路に沿ったいかなるポイントにおいても再度順序付けされないかもしれないので、セルは送られた順序で到着しなければならない。

【0015】前述のことを心に留めて図1を参照すると、ATMセル27のようなセルを1つ又はそれ以上の供給元31及び32から1つ又はそれ以上の宛先33へ送信する多数の自動ルーティング、非ブロッキング式交換器22-25から構成される階層的なネットワーク21が存在することが理解されるであろう。例えば、LA 10N(ローカル・エリア・ネットワーク)の場合、供給元31及び32はワークステーションであるかもしれず、一方、宛先33はファイルサーバであるかもしれない。図示されたように、ネットワーク21は2レベルの階層を有するが、その階層が、メトロポリタン・エリア・ネットワーク(MAN)及びワイド・エリア・ネットワーク(WAN)さえも包含する遥かに長い通路を介するパケット搬送及び交換を提供するように拡張され得ることは明白であろう。

【0016】図2を参照すると、交換器22-25は、 適切には、それぞれバッチャ/バニヤン・ネットワーク 41から構成される。交換器22に関して図示されたよ うに、単一nポートのバッチャ・ソーティング・ネット ワーク42は、k個と同じほど多くのセルが同じセルの 交換サイクルの間にそれらのセルの中のいずれのものも 失うことなく同じ出力ポート番号にルーティングされ得 るようにして、接続されるk個(典型的には2又は3) のバニヤン・ルーティング交換器43及び44を供給す る。この並行処理を調整するため、各々の出力ポートに ・は比較的大きな(数千個のセル)バッファ45が存在 し、このバッファは、出力バニヤン43及び44からサ イクル毎に k 個まで達するセルを受け入れるように構成 される。リアルタイム・トラフィック(確定的ビット速 度、即ちDBR)及び「ベスト・エファット」(利用可 能なビット速度、即ちABR)トラフィックの両者を処 理するため、バッファ45は、異なる寸法の2つ又はそ れ以上のサブ・バッファ(図示略)から有益に構成さ れ:速度が限定されるか又は予約されたトラフィックの ための数百セルの小さなバッファと、予約されないトラ フィックのための遥かに大きなバッファとを包含する。 数学的な成果は、加重される公正な待ち行列交換器の場 合には、VCによって経験される最大遅延が、従って、 そのVCのトラフィックのために要求され、かつ深さb 及び速度 r のトークン・バケットに適合するように形成 される最大バッファ割当てもまた、bとサービス速度の 関数であることを示している。交換ノードにおけるバッ ファ割当ての総計は、そのとき、VCの各々のためのバ ッファ要求の和である。バケット寸法がセル遅延変動 (CDV)を決定し、DBRサービス等級が小さなセル 遅延変動を予測するので、そのとき(関連する速度のた 50

めに)これは D B R トラフィックのためのバッファが比較的小さいものでなければならないことを暗示する(例えば、各々の能動 V C について 1 つ又は 2 つのセルというオーダー)。厳密な速度限界で限定されない現行のデ

ータネットワークで発生するような「爆発的なトラフィ

ック」の場合、関連する仮想回路は、大きなバッファ (ベスト・エファット/ABRトラフィック) において 待ち行列に入れられる。ABRサービスのための制御ループは、緩衝に値する少なくとも1回の往復を必要とする。単一の出力ポートの上を走るABRのVCに割り当てられた帯域幅の和が出力ポートのリンク速度より大きくなることは決してあり得ないので、要求される緩衝の総計は、リンク速度掛ける最大往復時間に比例する。北米大陸の合衆国内におけるサービスの場合、これは約3

不入陸の音楽国内におけるサービスの場合、これは約3 0ミリセカンドであり、従って150メガビット/秒の 交換器は、出力線について凡そ1/2メガバイトの緩衝 を必要とする。周知のように、これらの寸法のバッファ は、SRAMから容易に構築される。より速い速度及び より長い往復時間は、同期DRAM (SDRAM)のよ

うな先進的なDRAM技術を使用することによって、或いは緩衝記憶装置へのデータ通路の並行処理を増大させることによって容易に調整される。

【0017】理解されるであろうが、k個以上のセルが 単一の交換器サイクルの間に同じ出力ポート番号にルー ティングされるとしたら、交換器は過剰なセルを単純に 脱落させるのではなく、期待されたようには機能できな いことになる。それ故、この状況は、回避されなければ ならない。そのため、受け入れられている慣例に従っ て、それらの中の最大でもk個のものがいずれのサイク ルにおいても交換器に提供されることを許容しつつ、そ のように衝突するセルの間の競合を公正に裁く予約リン グ46が準備される。

【0018】スイッチング構造41の入力側へ接続さ れ、そこで予約リング46へ適切に接続されるのは、既 製品又は注文品のいずれかのクロスバー交換器構成要素 を使用して構成され得るn×nのコピーネットワーク4 8である。すべてのセルは、ポイント・トゥー・ポイン ト方式で、或いはそれらの交換器ヘッダにおけるマルチ キャスト・ビットの状態によってマルチキャスト・セル として詳細にマークされる。理解されるであろうが、交 換器ヘッダは、ATMセルに対して前部に付録され、ス イッチング構造41を介してそれらのセルをルーティン グさせ、参照番号45の所でそれらを適切な出力待ち行 列へ入れる。図示された実施例において、入ってくるマ ルチキャスト・セルは、ユニキャスト・セルと全く同じ ようにスイッチング構造41をルーティングされるが、 その後、出線ヘルーティングされるのではなく、スイッ チング構造の出力において中断され、コピーネットワー ク48へ戻される。

【0019】更に、交換器41の入力ポートの各々には

記憶装置50も存在し、入ってくるセルとコピーネットワーク48によって供給されたセルのそれぞれを緩衝する。この記憶装置は、入力ポートに到着したセルを競合なしで交換器41を介してルーティングされ得るまで保持する2つのバッファ51及び52に分割される(所望されるならば、これらのバッファの1つ又は両方は、多数の優先権集合を支持するためにサブ・バッファに細分されても良い)。所望されるならば、緩衝記憶装置50は、よりコンパクトな実行を達成するために、VCI変換機構参照用テーブル54と組み合わされることも可能 10である。

【0020】交換ネットワーク41を介するセルのルーティングは、交換器の入力ポートにおいてVCI変換機構53によって制御される。これらの変換機構53は、関連する入力ポートのための待ち行列の先頭においてセルのヘッダによって担持される宛先仮想回路インデックス(VCI)及び入力ポートアドレスの3値関数、即ち、[VCIi、出力ポート、マルチキャストフラッグ]ルーティング関数[iVCI]を計算する、ホスト・プロセッサ(図示略)によって維持され更新されるVCIテーブル参照用記憶装置54を使用する。認識されるであろうが、従来型のマイクロプロセッサなど(図示略)へのインターフェースは、主として様々なルーティング及びマッピング・テーブルをそのVCI参照用テーブル54へロードすることによって、交換器22を制御するために要求される。

【0021】 I I I. 交換器の構成要素に関する更に詳細な説明

A. 仮想回路変換機構

きである。

スイッチング構造41の入力ポートにおけるアドレス・ マッピングを実行するために準備される変換機構53 は、以下のものを包含する幾つかの機能を有している: 所望の宛先へのルートの途上にある構造41から出力 ポートを(入力待ち行列の先頭においてATMセルのへ ッダに包含される宛先VCI/VPIアドレスに基づい て) 選択すること; 入ってくるVС I / VP I アドレス を出リンクのための適切な値に書き直すこと(思い出さ れるであろうが、VCI/VPIのものは端末間の重要 性を有するものではない);及び、以下でより詳細に説 明されるように、マルチキャスト送信のために要求され 40 る特殊なマッピングを処理することである。これらの変 換機構は、ビリング及びロード監視目的などのために仮 想回路について交換される A T M セルの個数の計数を維 持することも可能である。図3Aは典型的なATMセル のフォーマットを示し、図3 Bはそのようなセルのため の典型的な交換器ヘッダのフォーマットを示す。セルヘ ッダにおける大域的フロー制御(GFC)フィールド は、通常、空白の値を包含していることが留意されるべ

【0022】B. バッチャ/バニヤン・ネットワーク

スイッチング・ネットワークは、いかなる交換サイクルにおいても、その入力に関して任意順列又は部分的な順列を生成することが可能であるならば、「非ブロッキング」であると呼ばれる。言い換えれば、非ブロッキング式交換器は、単一の交換サイクルにおいてすべての可能な1対1の入力/出力マッピングを生成することが可能なのである。

【0023】スイッチング・ネットワークは、典型的には、単純な交換器又はステージの階段状ネットワークから構成される。そのようなネットワークを介するルートは、所定の入力から所定の出力への交換器ステージを横断する通路である。スイッチング・ネットワークは、ネットにおける各々のステージに関して、ルーティングが、交換器のステージへ進入するセルの中に包含された情報のみによって、即ち位置的に利用可能な情報によって決定され得るならば、「自動ルーティング」であると分類される。

【0024】バッチャ/バニヤン・ネットワークは、非 ブロッキング、自動ルーティング式スイッチング構造の 既知の具体例である。周知のように、バッチャ・ネット ワークは、典型的には深さ(log2N)²のネットワー クによってNデータストリームを分類する並行ソーティ ング・ネットワークであり、このことは、N(log2 N) oソーティング要素が要求されることを意味す る。図4で示されたように、各々のソーティング要素6 2は、2つの入力(「A」及び「B」)を受け入れ、そ れらの最小値と最大値の両方を計算し、それによってそ れらの入力を分類する。従って、入力が最も重要なビッ トを初めに備えた2ビット連続データストリームの形態 であるとき、ソーティング要素は、図5の参照番号64 のように、非常に簡単な有限状態機械として機能する。 これらのソーティング要素62は、従来的には、4個、 8個、又はそれ以上の入力のためのソーターを構築する ために、再帰的に組み合わされている(図6を参照)。 【0025】図7で示されたように、標準的なバニヤン ・ルーティング・ネットワーク65は、深さ1og2N のマルチステージ・ネットワークであり、ここで、Nは ネットワークに対する入力の個数である。バッチャ・ソ ーティング・ネットワーク65と同様に、バニヤン・ル ーティング・ネットワーク71は、各々が2つの入力と 2つの出力を有する基本的なスイッチング要素72から 再帰的に構成される。従って、バニヤン・ネットワーク 71にはO(NlogN)の基本的なスイッチング要素 72が存在する。データシーケンスがバニヤン・ネット ワーク71を介して流れるとき、ネットワーク71の各 々のステージにおける基本的要素 7 2 は、出力アドレス の1つのビットを検査し、そのビット及びその特定のシ ーケンスにおけるすべての後続のビットを、そのビット の値に依存して、その出力の1つ又はその他にルーティ 50 ングする。標準的な慣習に従って、アドレスビットは各

々のステージに関して変化し、それによって、第1のステージは最高順位のビットの値に基づき、第2のステージは2番目に高い順位のアドレスビットの値に基づき、N番目のステージは最下位の順位のビットの値に基づいてルーティングする。N個のアドレスビットが処理された後、シーケンスの残りのものは、交換器出力に対して確立された通路をたどることになる。これは、1つのシーケンスの終了と次のものの始まりが外部要因によって決定されなければならないことを意味する。従って、この事例では、各々のシーケンスは一定寸法のATMセル 10・プラスその一定寸法の交換器へッダであることが思い出されるべきである。

【0026】バニヤン・ネットワーク71のいかなるステージにおいても、両方の入力は同じ出力を選択することが可能である。それが生じると、バニヤン・ネットワークは「ブロック」するので、それは不確定な結果を産み出す。言い換えれば、バニヤン・ネットワーク71は、その入力の任意順列を計算することができないが、順列の集合が存在し、それ故に、それは「非ブロッキング」なのである。これらの集合の中の1つは、入力がそれらの出力によって順序付けされるものである。その理由のため、図2で示されたように、バッチャ・ソーティング・ネットワーク42はバニヤン・ルーティング・ネットワーク43及び44に先行し、それによって、非ブロッキング式かつ自動ルーティング式であるスイッチング構造41を提供するのである。

【0027】図2で示されたように、複数のバニヤン4 3及び44 (典型的には2つ又は3つ) は、出力競合を 低減させるために有益に使用される。例えば、図示の実 施例では、バッチャ・ソーティング・ネットワーク42 30 の後に続く2つのバニヤン・スイッチング・ネットワー ク43及び44が存在し、k=2のスピードアップ要因 を提供する。バニヤン43及び44の各々はその入力の 1/kのみを使用するので、その他の入力は途中で切り 上げられる。バッチャ42の出力は、続いて、バニヤン 43及び44の入力に接続されるので、バッチャ42の k番目毎の出力はバニヤン43又はバニヤン44のk番 目の入力に接続される(示されたように、これは、バニ ヤン43及び44がバッチャ42の奇数及び偶数に番号 付けされた出力をそれぞれにルーティングすることを意 40 味する)。結果として、同じ出力ポートにアドレスされ たk個までの明確なセルは、バッチャ42のk個の連続 的な出力において出現することが可能であり、その後、 k個の明確なバニヤン43及び44を介してスイッチン グ構造41の所望の出力ポートにルーティングされ得る のである。

【0028】C. 予約リング

予約リング46(図2)は、単一の出力ポート宛のセル スは、各々のアービトレーション・サイクルの終結におの個数が「k」を超過するとき、スイッチング構造41 いて交換サイクル及びもう1回のアービトレーション・の出力ポートへの「公正な」アクセスを実現しつつ、出 50 サイクルを起動させることによって、直接的に同期され

力競合を解決するアービタである。「公正さ」には多くの異なった定義が存在するが、自己刻時加重式の公正な待ち行列によって指定された順序でスイッチング構造にセルを入れるアービタは、弾力的なサービスを支持するトラフィック集合のために好適であり、更に自己刻時加重式の公正な待ち行列又は仮想時計のいずれかが、リアルタイムのサービスを支持するトラフィック集合のために好適である。

【0029】より詳細には、予約リング46は、リング 状の形状に互いに接続される有限状態機械76a-76 nの線形収縮配列(linear systoric array) 75 (図8) として実現される。本文では 以下において「評価機構」と呼ばれることもあるこれら の有限状態機械の各々は、スイッチング構造41の入力 ポートのそれぞれの1つと連絡する。理解されるであろ うが、この予約リングは、同じ明快な優先権を備え、所 定のアービトレーション・セッションの間に同じ出力宛 先に仕向けられていると判明した、すべてのセル即ち 「パケット」に、その所定のセッションに参加している セルのすべてがそれらの共通の出力宛先ヘルーティング されてしまうまで後続の到着分に対する閉集合を適切に 形成させる。これは、各々の出力宛先に関する各々のア ービトレーション・セッションが、その同じ宛先に関す るもう1つのセッションが開始される前に、順序正しく 決定されることを保証する。配列75のような線形収縮 配列を使用することの利点の中でもとりわけ、すべての 連絡が局所的であって、電気的な負荷が配列の寸法と共 に大きくならないことは有益である。これは、システム の線形スケーリングを可能にする。

【0030】予約リングは、複数のルーティング・ネッ トワーク43及び44(即ち、スピードアップ要因、k ≥2を有するネットワーク)を有する交換器41のよう なスイッチング構造のための競合の解決を実行すると き、タイムスタンプの値の順序でセルのサービスを提供 する(先に列挙した、自己刻時加重式の公正な待ち行列 又は仮想時計アルゴリズムのステップ3)ように修正さ れ得るものであると判明した。言い換えれば、予約リン グ46は、各々のアービトレーション・サイクルの間に 存在するいかなる競合をも解決する(即ち、予約リング 46の廻りを1周以上伝搬することを変数に要求するこ となく)。従って、各々の交換器サイクルに関して、た だ1回のアービトレーション・サイクルが要求される。 それ故、ルーティング・ネットワーク43又は44のオ ペレーションに時間差を設けたり、交換に先立って1回 のアービトレーション・サイクル以上のアービトレーシ ョン・プロセスを開始したりすることは必要でなくな る。その代わり、アービトレーション及び交換のプロセ スは、各々のアービトレーション・サイクルの終結にお いて交換サイクル及びもう1回のアービトレーション・

ることが可能である。

【0031】受け入れられている慣例に従って、有限状 態機械(FSM)76a-76nの各々は、スイッチン グ構造41の入力ポートのそれぞれの1つに関して入力 待ち行列の先頭に出現するパケット(HOQパケット) がその他の入力ポートのいずれかのHOOパケットと同 じ出力ポート(例えば、出力ポート番号によって)にア ドレスされるかどうかを決定するための評価機構として 機能する。この目的のため、評価機構76a-76nの 各々は、1対のアドレス・レジスタRAx及びSAxを 10 包含する(ここで、xは関連する入力ポートの番号であ る)。これらのレジスタRAx及びSAxの各々は、関 連する入力ポートに関するHOQパケット(もしあれ ば)の出力ポートアドレスを記憶するために各々のアー ビトレーション・サイクルの最初に初期化される。入力 ポートのいずれかに関する待ち行列がアービトレーショ ン・サイクルの最初からたまたま空であるならば、その ポートにおける評価機構のための状態ロジックは、その ポートに関するビット位置Txを1ビット幅の競合ベク トルに従って真(「11)状態へセットする。更に、ア ービトレーション・セッションの始まりの後に到着する パケットが進行中のセッションに参加することを防止す るために厳格な「インセッション」制限がアービトレー ション・プロセスに賦課されることになるならば、入力 ポートxに関する待ち行列がアービトレーション・サイ クルの最初から空であるときには必ず、インセッション xフラッグ・ビットが偽(「O」)状態へリセットされ ることも可能である。

【0032】レジスタRAxにロードされる要求された アドレスRAは、位置的な変数である。しかし、レジス 30 タSAxにロードされるそのアドレスのコピーSAは、 伝搬する変数である。詳細には、アドレスSAは、内部 に記憶される要求された位置的なアドレス変数によって その他の評価機構の各々と比較する制御装置78の制御 を受けて、頂部から底部への閉ループ順序で予約リング 46の廻りをシフトされる。同様に、インセッションx フラッグは、関連する入力ポートがアービトレーション ・セッションにおける潜在的な参加者であるかどうかを 示す位置的な変数である。他方、競合ベクトルの値T は、評価機構を介して下向きに伝搬して、問題の評価機 40 構によってサービスされたポートの上か又は下に配置さ れた入力ポートに配置される等しい優先権の競合者の間 を評価機構の各々(最上部の評価機構76 a以外のも の) に関して識別し、そればかりでなく、現行のアービ トレーション・セッションに参加していない入力ポート をも識別する。

14

る入力ポートの番号である)。これらのレジスタRPx 及びSPxの各々は、関連する入力ポートに関するHO Qパケットの優先権(もしあれば)を記憶するために各 々のアービトレーション・サイクルの最初に初期化され る。最上位の優先権は優先権レジスタの最小値又はその 最大値のいずれかに対して割り当てられることが可能で あり;いずれの値が最上位の優先権(即ち、出力への最初のアクセスを付与される)を表現するものであるのかは、以下に説明される優先権比較が比較演算として「小さいか又は等しい」或いは「大きいか又は等しい」のいずれを使用するのかに関する関数である。

【0034】kパケットを越えるものは除いて、kパケ ットまでのものは、いずれの1回の交換サイクルの間に おいてもスイッチング構造41の所定の出力ポートへ交 換されることが可能である。結果として、評価機構がア ービトレーションを失ったときには必ず、公正さは、影 響されたパケットがまだアービトレーション・プロセス を受けていないパケットに対して優先権を付与されるこ とを要求する。この理由のため、評価機構76a-76 nの各々は、それがアービトレーションを失ったときに は必ず、競合フラッグビットFCx及び留保競合フラッ グビットFxを真(「1」)状態へセットする。競合留 保フラッグビットFxの真(「1」)状態が、不首尾の 評価機構に信号を送って、影響されたパケットをその入 力待ち行列の先頭に保持するので、進行中のアービトレ ーション・セッションは、1回又はそれ以上の追加の交 換サイクルに渡って延長されることが可能である。他 方、競合フラッグビットFCxは、位置的な競合フラッ グRCに関する1ビットレジスタRCと、伝搬する競合 フラッグSCに関する1ビットレジスタSCxとにコピ ーされる。評価機構は、参加するか否かに関する決定が 為される時点で、その内部における位置的な競合フラッ グRCと伝搬する競合フラッグSCとが一致している場 合に限って、アービトレーション・セッションに参加す る。フラッグRC及びSCは、RP及びSPと共に働 き、1回又はそれ以上の交換サイクルの過程に渡って、 所定の出力ポートを求めるすべての競合者に優先化され た頂部から底部へのラウンドロビン順序でその出力への アクセスを付与する。

【0035】評価機構76a-76nの各々は、予め定められた開始値からk-1までの範囲に渡って計数する整数カウンタCNTRxを包含する。このカウンタは、各々のアービトレーション・サイクルの最初にその開始値(例えば0)へクリアされ、その後、その入力ポートにおけるパケットがより上位の入力ポートにおけるパケットと競合していることをそのホスト評価機構が決定したときには必ず、増分される。評価機構がその位置的なアドレス変数RAに等しいシフトされたアドレスSAを受け取り、その位置的な優先権変数RPの値がシフトされた優先権SPより小さいか又は等しい(大きいか又は

等しい) 場合には、評価機構は、そのときのその現行の 競合ベクトルビットTの状態とその留保競合フラッグF の状態をチェックする。評価機構が真(「1」)の競合 ベクトルビットTを有し、その留保競合フラッグFがま だ偽(「0」)であるならば、評価機構は、それがアー ビトレーションに勝利したものと結論する。従って、ア ービトレーション・サイクルの終結において、評価機構 は、真(「1」)の許諾を、そのCNTRxによって累 積された計数(いわゆる「ポート・カウンタ」値)をプ ラスして、その入力バッファに戻し、それによって、入 10 力待ち行列の先頭におけるセルをそのポートに解放し、 仕向け先の出力ポートへ交換することになる。他方、そ のCNTRxが偽(「〇」)競合ベクトルビット値の存 在であふれたことを評価機構が発見したならば、それは 最終的にアービトレーションを一巡したものと結論する ので、それは、その競合フラッグビットFCx及びその 留保競合フラッグビットFxを真(「1」)状態へセッ トして、上述したように進行中のアービトレーション・ セッションを延長する。

【0036】上述のものは、以下のように、より正確に 20 擬似コードで要約されることが可能である:

 $T_{-1} = 1$ (T_{-1} はステージ0へのTインプットである) ポート評価機構についての位置的な変数:

RA: INT [O. . ポート数-1];

RP: INT [0... 優先権レベル数-1];

RC:BOOL:

FC, F:BOOL; (F=1=> アービトレーションは喪失)

インセッション:BOOL;

カウンタ: INT [0. . k-1];

ポート評価機構についてのシフトされた変数:

SA: INT [O. . ポート数-1];

SP: INT [0... 優先権レベル数-1];

SC:BOOL;

T:BOOL; (T=0=>ポートは上にある)

システムリセット:

 $RA \leftarrow SA \leftarrow 0$;

カウンタ←0;

アービトレーションの開始:

- 1) パケットがアービトレーションを求めて新たに提出 されたなら、FC←0;
- 2) R A←S A←要求されたポート; S P←R P←要求 された優先権;

 $RC \leftarrow SC \leftarrow FC$;

 $F \leftarrow T \leftarrow 0$;

インセッション←1;

カウンタ←0:

16 3) このポートがこのサイクルを活動中でないならば、

[T←1; インセッション←0]

アービトレーション・ステップ: インセッション=1かつ(RA=SA)ならば、

{ 事例:

-- 上位の優先権レベルのもう1つのポートが存在する。

-- 予約リング内においてこの上に、同じ優先権を有し同じ出力を欲するもう1つのポートが存在する。

(SC=RC) かつ (SP=RP) かつ (T=0) :カウンタ++:

カウンタのあふれにおいて、 $F \leftarrow F C \leftarrow 1$;

-- 明白な競合者が、予約リング内におけるこの下のポート、即ち非活動ポートにあって、同じ優先権を有している。

(SC=RC) かつ (SP=RP) かつ (T=1):空

-- 明白な競合者が下位の優先権を有する、それは無 視せよ。

SP<RP:空白

-- 明白な競合者がこのアービトレーション・セッションの一部ではない。

(RC=1)かつ(SC=0)かつ(SP=RP):空 白:

-- このポートはこのアービトレーション・セッションにおける有効な参加者ではない。出ていけ!

30 (RC=0) bolder (SC=1) bolder (SP=RP) : $\{F\leftarrow 1; FC\leftarrow 0; A> bolder (SP=RP); \}$

事例終了;

} ; 仕上げ:

FC←インセッション及びF;

[F=0かつインセッション=1] ならば、パケット (許諾=1) を送れ。

【0037】所望されるならば、前述の予約リング機構 46に関するインセッション制限は、それが厳密に現行 00セッションの中にあるか否かに関わらず、有効なアービトレーション要求がアービトレーション・セッション に参加することを許容するように緩和されても良い。このより緩和されたアプローチの利点は、空の交換器サイクルの個数を低減させ、それによって交換器の処理能力 を増大させることである。この緩和されたバージョンに 関する擬似コード記述は、以下の通りである:

定数:

 $T_{-1} = 1$

ポート評価機構についての位置的な変数:

50 RA: INT [O.. ポート数-1];

```
RP: INT [O... 優先権レベル数-1];
 RC:BOOL;
 SP: INT [0... 優先権レベル数-1];
 FC. F:BOOL; (F=1=> P- \forall F \lor F)
は喪失)
インセッション:BOOL;
 カウンタ: INT [0..k-1];
 アクティブ:BOOL
ポート評価機構についてのシフトされた変数:
 SA: INT [O. . ポート数-1];
 SP: INT [O... 優先権レベル数-1];
 SC:BOOL;
 T:BOOL; (T=0=>ポートは上にある)
 システムリセット:
 RA \leftarrow SA \leftarrow 0;
 RC \leftarrow SC \leftarrow FC \leftarrow F \leftarrow T \leftarrow T \leftarrow T \rightarrow D
 カウンタ←0;
 アクティブ←0;
 アービトレーションの開始:
 1) パケットがアービトレーションを求めて新たに提出 20 けるパケット(許諾=1)を送れ;
 tanta constant con
 2) R A←S A←要求されたポート;
 SP←RP←要求された優先権;
 RC \leftarrow SC \leftarrow FC;
  F \leftarrow T \leftarrow 0;
 インセッション←1;
 カウンタ←0:
  3) このポートがこのサイクルを活動中でないならば、
  T←1;
 アービトレーション・ステップ:
    (RA = SA) xsigma Sigma Sig
    {
 事例:
  -- 上位の優先権レベルのもう1つのポートが存在す
 る。
  SP>RP:カウンタ++;カウンタのあふれにおい
 T, F \leftarrow F C \leftarrow 1;
  -- 予約リング内においてこの上に、同じ優先権を有
  し同じ出力を欲するもう1つのポートが存在する。
    (SC=RC) かつ (SP=RP) かつ (T=0) :カ 40
 ウンタ++;
 カウンタのあふれにおいて、F \leftarrow F C \leftarrow 1;
   -- 明白な競合者が、予約リング内におけるこの下の
  ポート、即ち非活動ポートにあって、同じ優先権を有し
  ている。
    (SC=RC)かつ(SP=RP)かつ(T=1):空
 白;
   -- 明白な競合者が下位の優先権を有する、それは無
  視せよ。
```

SP<RP:空白

-- 明白な競合者がこのアービトレーション・セッシ ョンの一部ではない。 (RC=1)かつ (SC=0)かつ (SP=RP) : 空 -- このポートはこのアービトレーション・セッショ ンにおける参加者ではない。このセッション内にk以上

(RC=0) ho (SC=1) ho (SP=RP): {インセッション←0;カウンタ++;カウンタのあふ 10 れにおいて, F←1};事例終了;

の有効な参加者が存在するならばチェックせよ。

F C ← インセッション及び F ((a) セッションに おける参加者の#、プラス(b)セッションの一部では ないがアービトレーションされた出力ポートを要求して いて評価機構の上にある入力ポートの#の和が k より大 きいならば、Fは「1」へセットされたことに留意せ よ)。

} ; 仕上げ:

F=0かつアクティブ=1ならば、ポートカウンタにお

一旦、許諾が送られてしまうと、アクティブ←0。

【0038】E. 入力及び出力緩衝方式-待ち行列戦略 スイッチング機構41は、すべての入力線及び出力線の 間で待ち行列資源を共用するのではなく、分散された待 ち行列、即ち、各々の入力線及び出力線に関して1つ又 はそれ以上の専用の待ち行列、を使用する。周知のよう に、共用される待ち行列は、すべての線を横断するバッ ファ空間のダイナミック再配分のために有益である; 公正さの保証と帯域幅の予約が要求されるときには増大 30 した実現の複雑性を犠牲にして緩衝記憶装置をより効率 的に使用する傾向があるアプローチである。しかし、こ の場合は、設計の明快さがバッファ利用の最適化よりも 重要であり、交換器に公正なサービス秩序を賦課しつ つ、入力線及び出力線を互いに絶縁するための装備が形 成される。結果として、数個の入力がトラフィックを担 持する出力の能力を実質的に超過する速度で単一の出力 に伝搬するならば、セルはそれらの入力線のためのバッ ファか又はその特定の出力のためのバッファのいずれか において交換器によって失われてしまうことになる。公 正さは、入力と出力の両者の待ち行列ポイントにおいて 考慮されなければならない。

【0039】ネットワーク21(図1)は、保証された トラフィックが接続部のトラフィック制限によって規定 される速度を超過しないことをチェックする直接的なト ークン・バケット機構を適切に採用している。詳細に は、ネットワークによってサービスされるコンピュータ のネットワーク・インターフェースのハードウェア/ソ フトウェア(図示略)が、保証されたトラフィックの速 度をそのトラフィック制限によって規定されるものに限

50 定するのである。標準的な慣例に従って、VCIテーブ

ル内におけるフィールドは、トラフィックの異なった集 合の間の差異を識別する。図示された実施例では、VC Iテーブル内におけるトラフィック予約(ResTra f)ビット(交換器ヘッダにコピーされる)が、前もっ て資源の予約を為した保証されたトラフィック・ストリ ームを表示するために使用される。従って、各々の交換 器22-25の各々の入力ポートに関しては、少なくと も2つの入力待ち行列、保証されたトラフィックのため の1つと保証されないトラフィックのためのもう1つと が存在する。トラフィック制限に従う保証されたトラフ 10 ィックは、自己刻時加重式の公正な待ち行列又は仮想時 計のいずれかによって規定される順序でサービスされ、 セル遅延変動(CDV)に大きな制限がある保証なしの トラフィックに対して優先権を付与される。

【0040】保証なしのトラフィックに関して、交換器 は、トラフィックをスケジュールするために自己刻時加 重式の公正な待ち行列を適切に採用している。保証なし のトラフィックは、供給源が送信する速度を制御するた。 めにネットワークからのフィードバックが使用される閉 ループ制御(輻輳回避制御ループ)を採用する。交換器 が自己刻時加重式の公正な待ち行列によって規定される 順序でセルをスケジュールするとき、ネットワーク安定 性のような特性が立証され得ることは周知である。

【0041】出力待ち行列において、次のセルを選択す るために必要とされるすべての情報は、位置的に利用可 能である。しかし、本発明に従えば、入力待ち行列ポイ ントにおいて、競合者は、多数の評価装置を横断して展 開される。自己刻時加重式の公正な待ち行列のステップ を実現するため、各々の評価装置は、要求された出力ポ ートに関連するシステム仮想時間を知ることが必要であ. 30 り、同じ出力を要求する入力評価装置は、それらの関連 する入力待ち行列の先頭におけるパケットに関連する仮 想時間の順序でサービスされなければならない。同様 に、仮想時計の場合、仮想時間に関する仮想時計アルゴ リズムの計算は評価装置に対して位置的であるデータの みに依存するが、多数の評価装置からのパケットは、そ れらのパケットが同じ出力に仕向けられているならば、 それらの仮想時間の順序でサービスされなければならな い。

【0042】優先権を備えた予約リングは、自己刻時加 40 重式の公正な待ち行列のために必要とされるシステム仮 想時間と通信するために、更に各々の評価装置の関連す る待ち行列の先頭におけるパケットの仮想時間のベース で評価装置を優先化するためにも必要とされる相関性を 提供することが可能であると判明している。鍵となる理 解は、優先権ビットの個数が十分に大きくなるとき、優 先権とタイムスタンプの間には僅かしか違いがないとい うことである。各々の評価機構がその待ち行列の先頭に おけるパケットに関する仮想終了時間を優先権フィール ドに入力すると、優先権が増加された予約リングは最下 50 待ち行列は、スピードアップ要因 k によって乗算される

位の仮想終了時間を備えたkパケットを選択することに なる。このステップは、仮想時計と自己刻時加重式の公 正な待ち行列の両者におけるソーティング・ステップと 同等である。すべての評価機構がすべての要求をアービ トレーション・プロセスの間に見るので、いずれの評価 機構もが、特定の出力に関連するシステム仮想時間(= 先のサイクルにおいてその出力へのアクセスを許諾され た最大仮想時間)を容易に発見することが可能であり、 それによって自己刻時加重式の公正な待ち行列のその他 の構成要素をも可能とするのである。

【0043】優先権ビットの個数が限定されているとす れば、優先権へのタイムスタンプのマッピングは、タイ ムスタンプが利用可能な優先権の個数よりも大きくなる ことを理解しなければならない。実現可能なタイムスタ ンプの範囲(最小から最大まで)が限定されているとす れば、TCPデータ通信プロトコルにおけるシーケンス 数の循環のために使用される周知の技術が良好に機能す る。特に、その実現可能な値が最大の実現可能な優先権 値の半分以下だけ異なる2つの優先権値がa及びbであ るならば、2の補数計算が正しい答えを与える。

【0044】我々は、優先権空間を最大の相違の2倍に 形成し、即ち1ビット大きくすることによって、実現可 能な値が最大の実現可能な優先権の半分以下だけ異なる ことを保証することができる。

【0045】そのとき、各々の出力ポートに関しては、 t 最初がサービスされるべき次のパケットの時間であ り、t最終がサービスされることになる最後のパケット に関連する時間である、2つの関連する時間: t 最初 及びt最終が存在する。t最初とt最終の間の相違は、 bが優先権ビットの個数である場合に2bの半分より大 きいものではあり得ない。これは、その時間をモジュー ロ2bに維持されるものとして見ることによって保証さ れることが可能であり、更に続いて、いかなるオフセッ ト(仮想時計又は加重される公正な待ち行列のそれぞれ における時間速度又は時間加重のいずれかのパケット長 さ) も2b-1より大きくないことを保証する。OC-3速度(1 4 9. 7 6 m b p s - S O N E Tペイロード 速度)で稼働するATMリンクの場合、このリンクに は、ほぼ353208セル/秒が存在する。64 K b p s (音声電話速度)回路 (AALタイプ1が使用される ときほぼ174セル/秒)が維持されることを要する最 低の速度であるならば、最低速度に対する最高速度の比 率は2029、即ち11ビットである。この比率は、仮 想時間の計算の間に付け加えられることになる最大のオ フセットである。従って、12ビットの優先権フィール ドは、速度が64Kbpsからフルライン速度にまで及 ぶ回路に関連する仮想時間をコード化するために足る十 分なものである。

【0046】入力/出力待ち行列式交換器の場合、入力

同等のライン速度を経験する。典型的には、入力におい て待ち行列に入れられるセルの個数は、出力において待 ち行列に入れられるものよりも遥かに小さく、従って、 入力待ち行列におけるより少ない待機時間という結果に

21

なる。我々は、優先権ビットを僅かしか要求しないが最 悪でもジッタのための限定的な成果を産み出すことにな るソーティング・ステップに対しての近似的な解決を説 明する。項目の収集物がキー空間の部分集合に基づいて それらをバケットへ分割することによってソーティング され得ることは周知である。完全なソーティングのため 10 には、この分割プロセスは、バケットにおいて再帰的に 実行されることを必要とする。この形態におけるソーテ ィング・プロセスは、基数法分類として知られている。

レコードが完全にソーティングされることが必要とされ ないならば、再帰的な基数法分類は、ほぼ同一の値であ るがソーティングされた順序ではない項目をバケットに 包含させておいて、完了の前に終了されることも可能で ある。一般的に、仮想的なパケット・スケジューリング

時間の近似的な順序付けは、サービス保証に関する従来 的な等級を満足させるに足る十分なものである。

【0047】維持されることを要するタイムスタンプの 範囲は、仮想スケジューリング時間の計算が入力待ち行 列において所定のVCのために現在待機している第1の セル即ちパケットに関してのみ為されることを必要とし ていることを、注目することによって更に制限され得 る。これは、これがそうなることを以下の通りに論証す る: 仮想時計の場合、仮想スケジューリング時間は、 既に待機しているこのVCのためのセルが存在しないな らば、接続仮想時間(VCI変換テーブルからの)と到 着時間の関数である。待機しているセルが存在するなら 30 ば、問題のセルの直前を先行するセルの仮想スケジュー リング時間のみが関係する。リンクが過剰に予約を申し 込まれて(予約されたトラフィックに関しては不可能) いない限り、仮想時間は、リアルタイムよりも大きいか 又は等しくなければならない。同様に、加重される公正 な待ち行列の場合も、多数のセルが単一のVCのために 待機しているとき、システム仮想時間は現在送信されて いるセルの仮想時間にセットされるので、セルのための 仮想スケジューリング時間は、到着時間よりも大きいか 又は等しくなければならない。従って、それは、待ち行 40 列ポイントにおいて現在待機しているVCの最も古いセ ルの仮想スケジューリング時間のみを維持することで十 分なのである。

【0048】自己刻時加重式の公正な待ち行列の場合、 各々の入力ポートは、各々の出力に関連するシステム仮 想時間を維持しなければならない。しかし、幸いなこと に、所定の出力へのアクセスを許諾された最大の優先権 が、その出力に関連するシステム仮想時間の妥当な近似 値である。(この優先権は、バケット・ソーティングの 故に、即ち多数の時間が1つのバケットにマッピングさ 50 分割することによって結果を推定することである。限定

れるので、その仮想時間の推定値である)。従って、各 々の入力ポートは、上記の擬似コードで説明された比較 によって決定されるように、勝利するポートに関する最 大の優先権値が維持される、出力ポート番号によってイ ンデックスされる配列を維持する。このようにして、こ の優先権値は、優先権値への仮想時間のマッピングを決 定するためと、自己刻時式の公正な待ち行列のアルゴリ ズムのためのシステム仮想時間を導き出すための両方に 使用される。

【0049】仮想時計の場合、接続仮想時間は、セル到 着時間と先の仮想スケジューリング時間のみに依存す る。我々は、セル到着時間(インターフェースに対して 位置的である)と先の仮想スケジューリング時間(VC 情報についての一部として記憶される)を比較し、VC の割当て速度によって決定される定数値を付け加えるこ とによって、接続の仮想時間を計算する。優先権値は、 続いて、仮想スケジューリング時間割る2(基数)を取 り、関連する出力へのアクセスを先に許諾された最大の 優先権を付け加えることによって計算される。

【0050】自己刻時式の公正な待ち行列の場合、シス テム仮想時間は、接続の仮想スケジューリング時間を計 算するように要求される。我々は、その出力ポートに関 するシステム仮想時間の推定値として、関連する出力へ のアクセスを先に許諾された最大の優先権掛ける2(基 数)を使用する。VCについて、VC情報についての一 部として記憶される、この接続における先のセルに関す る仮想スケジューリング時間が与えられると、アービト レーション・プロセスの残りは、上述したように進行す

【0051】上記の関数は、VC毎のベースで入力待ち 行列へ出入りするようにセルを挿入しかつ取り出すため の装備が形成されることを要求する。通常の熟練技術者 は、各々のリストが、処理されるべき次のセルであるリ ストの先頭と、このVCに受け取られた次のセルにリン クされることになる末尾とを有する(即ち、VC上をル ーティングされる新しいセルは、リンクされたリストに 追加される)ようにした、VC毎にリンクされたセルの リストをどのように維持するのか理解するであろう。

【0052】代替的に、入力/出力待ち行列式交換器の 目的のためには、完全にリンクされたリスト構造を維持 することは過剰であるかもしれない。これは2つの理由 で正しい: 第1に、我々は、VCリストについてその 先頭にある1つのセル (最初の仮想スケジューリング時 間)のみを必要とし、第2に、入力待ち行列の寸法は、 おそらく小さいものであることになるからである。完全 にリンクされたリストを維持することに対する代替的な アプローチは、入力待ち行列を2つの区域:セルがラン ダムアクセスのためにロードされ記憶され得る待ち行列 の前部、及びFIFO待ち行列として機能する後部に、

された前部区域は、その後、各々のセル時間を走査さ れ、最小の仮想スケジューリング時間によってセルのた めの線形時間走査を付与する;限定された前部区域の寸 法は、区域全体を走査するためにセル時間において十分 なクロックサイクルが存在するようにして選択される。 各々のセルに対するシーケンス番号の付加及び比較の中 への前記シーケンス番号の算入は、仮想回路のセルを順 序正しく維持するに足る十分なものである。通常の熟練 者は、そのようなアルゴリズムをどのように実現するの か理解するであろう。

23

【0053】予約されたトラフィックに上位の優先権を 付与するために、我々は、仮想時間から独立しているロ グ(優先権等級の数)ビットの優先権フィールドを有し ている。先に説明した優先権ベースの予約リングをマル チキー・ソーティングに拡大するためには余分のフィー ルドが使用される。その方法は、当該分野における通常 の熟練者には熟知されているであろう。支持される2つ の優先権等級が存在する場合、このフィールドは、1ビ ットであり、SRB及びRRBと呼ばれることになる。

【0054】出力のためのシステム仮想時間を計算する 20 ため、各々の入力は、予約リングを監視して、所定の出 力に関するk番目の最小の優先権を見つけなければなら ない(その出力のためにkと同じほど多くの要求が存在 するとしたならば)。我々は、各々のアービトレーショ ン・ステップにおいて更新され得る k 個の最小値の集合 としてこれを実現することが可能である:

最小優先権: INTの配列 [0...ポート数-1, 0..k-1;

更新されたこのサイクル:BOOLの配列 [0...ポー ト数-1, 0. k-1];--ヘクリアされる--各 30 々のアービトレーション・サイクルの開始において偽 (アービトレーションの初期設定)

各々のアービトレーション・ステップにおいて手順を遂 行せよ:

k番目の最小優先権(SA, SP)を計算せよ; 最小優先権の配列及び更新されたこのサイクルの配列を 更新するためである。自己刻時加重式の公正な待ち行列 が予約と予約なしの両方のトラフィックのために使用さ れるならば、k番目の最小優先権が予約と予約なしの両 方のトラフィック等級に関して計算されなければならな 40 SP:INT [0... 優先権レベル数-1]; い。しかし、我々は、予約されたトラフィック等級に関 する仮想時計を使用し、予約された k 番目の最小優先権 を計算する必要性を回避することになる。

【0055】k=2の具体例の場合、k番目の最小優先 権の計算の手順の具体例実行は:

k 番目の最小優先権を計算せよ:手順(SA: INT [O.. ポート数-1]), SP:INT[O.. 優先 権レベル数-1];

更新されたこのサイクルが [SA,O] でないならば、 50 アービトレーションの開始:

{

{最小優先権 [SA, 0] ← SP; 更新されたこのサイ クル [SA. 0] ←真; } ほかに、更新されたこのサイ クルが [SA, 1] でないならば、

{最小優先権 [SA、1] ← SP; 更新されたこのサイ クル [SA, 1] ←真; } ほかに、SP < 最小優先権 [SA, 0] ならば、

最小優先権 [SA, 0] ← SP

ほかに、SP<最小優先権 [SA, 1] ならば、

最小優先権 [SA, 1] ← SP;

10 } ; -- k 番目の最小優先権の計算の具体例実行の終了 出力のためのシステム仮想時間」は、そのとき、以下に よって与えられる:

max(最小優先権[j, 0],最小優先権[j, 1])

各々の評価装置において遂行される予約リング・アルゴ リズムは、そのとき:

定数:

 $T_{-1} = 1$;

予約トラフィック=1を規定せよ;――最上位の優先権 のトラフィック等級

予約なしトラフィック=0を規定せよ;

トラフィック等級数=2を規定せよ;--この具体例の 場合、我々は予約及び予約なしのみを支持する。

ポート評価機構についての位置的な変数:

最小優先権: INTの配列 [0...ポート数-1,

0...k-11;

更新されたこのサイクル:BOOL配列[0.. ポート 数-1, 0. . k-1]

; RA: INT [O...ポート数-1];

RP:INT [O... 優先権レベル数-1];

RC:BOOL;

RRB: INT [O... トラフィック等級数-1]; FC, F:BOOL; (F=1=>P-E)は喪失)

インセッション:BOOL;

カウンタ: INT [0. . k-1];

アクティブ:BOOL

ポート評価機構についてのシフトされた変数:

SA: INT [0..ポート数-1];

SC:BOOL;

SRB: INT [O. . . トラフィック等級数-1];

T:BOOL; (T=0=>ポートは上にある)

システムリセット:

 $RA \leftarrow SA \leftarrow 0$;

 $RC \leftarrow SC \leftarrow FC \leftarrow F \leftarrow T \leftarrow T \leftarrow T \rightarrow D$;

カウンタ←0;

アクティブ←0;

最小優先権 [*, *] ←0;

予約された待ち行列にセルが存在するならば、最下位の 仮想スケジューリング時間を備えたセルを選択し、予約 された待ち行列からそれを取り除き、ほかに、予約なし の待ち行列にセルが存在するならば、最下位の仮想スケ ジューリング時間を備えたセルを選択し、予約なしの待 ち行列からそれを取り除くこと。予約された待ち行列に 関する仮想スケジューリング時間は、仮想時計アルゴリ ズムに従って計算され得る。以下のアルゴリズムにおい て、仮想時計は、各々の出力に関するシステム仮想時間 を維持する必要性を回避するために、予約されたトラフ 10 -- 明白な競合者がこのアービトレーション・セッシ ィックに関するものと想定されている。予約なしの待ち 行列に関する仮想スケジューリング時間は自己刻時加重 式の公正な待ち行列に従って計算されるべきであり、出 力についての予約なしのトラフィックに関するシステム 仮想時間も計算されなければならない。

- 1) パケットがアービトレーションを求めて新たに提出 \forall thtas, $[FC \leftarrow 0; P \rightarrow T \rightarrow T \leftarrow 1;]$
- RA←SA←要求されたポート;
- SP←RP←要求された優先権;−−仮想時間から導き 出される。

 $RC \leftarrow SC \leftarrow FC$;

 $F \leftarrow T \leftarrow 0$;

インセッション←1;

カウンタ←0;

更新されたこのサイクル [*, *] ←偽;

- 3) このポートがこのサイクルを活動中でないならば、
- 4) SRB←RRB←セルが予約されたトラフィックな らば予約トラフィック、 でなければ予約なしトラ フィック:

アービトレーション・ステップ:

SRBでなければ、k番目の最小優先権(SA, SP) を計算せよ;

(RA = SA) & SG

{

事例:

-- 上位の優先権トラフィック等級にあるか又はより 小さな優先権を備えているいずれかのもう1つのポート が存在する。

(SRB>RRB) 又は(SP<RP): (カウンタ+ 40 +;カウンタのあふれにおいて、 $F \leftarrow 1$;}

-- 我々のアービトレーション・セッションの一部で あり、同じ優先権を有し、同じトラフィック等級に所属 し、予約リングにおいてこのポートの上にある、もう1 つのポートが存在する。

(SC=RC) かつ (SP=RP) かつ (RRB=SR)B) かつ (T=0):

 ${b}$ 1;}

ルにおけるポート、即ち非活動ポートにおいて、我々の アービトレーション・セッションの一部であって、我々 と同じトラフィック等級及び同じ優先権にある。

(SC=RC) かつ (T=1) かつ (SP=RP) かつ (SRB=RRB):

空白;

-- 明白な競合者が、我々より下位の優先権トラフィ ック等級にあるか又は上位の優先権を有する。

(SRB<RRB) 又は(SP>RP):空白;

ョンの一部ではない。

(RC=1) かつ (SC=0) かつ (SP=RP) かつ (SRB=RRB):

空白;

-- このポートはこのアービトレーション・セッショ ンにおける参加者ではない。このセッション内に k 以上 の有効な参加者が存在するならばチェックせよ。(RC =0) hO (SC=1) hO (SP=RP) hO (SRB = R R B):

{インセッション←0;カウンタ++;カウンタのあふ れにおいて, F ← 1 } ;

事例終了;

FC←インセッション及びF ((a)セッションにお ける参加者の#、プラス(b)セッションの一部ではな いがアービトレーションされた出力ポートを要求してい て評価機構の上にある入力ポートの#の和が k より大き いならば、Fは「1」へセットされたことに留意せ よ)。

} ;

30 仕上げ:

F=0かつアクティブ=1ならば、ポートカウンタにお けるパケット(許諾=1)を送れ;

一旦、許諾が送られてしまうと、アクティブ←0。

【0056】図8は、その2つのバニヤン・ネットワー ク43及び44を図2で示されたように備えた構造41 のように、2つのルーティング・ネットワーク(k= 2)を有する自動ルーティング・非ブロッキング式スイ ッチング構造に関して、参照番号46で示されたような 形式の予約リングによって実行されるアービトレーショ ンを概略的に示している。この簡略化された具体例で は、スイッチング構造は、パケットヘッダに包含される 出力ポートアドレス即ち宛先をベースとして、4つの入 カポート、InPortO-InPort3からのパケ ットを、4つの出力ポート、OutPortO-Out Port3の中の指定されたものヘルーティングする。 予約リングは、各々のアービトレーション・サイクルの 間に、スイッチング構造の入力ポートのすべてをアービ トレーションして、同じ出力ポートにアドレスされたパ ケットの間において発生するいかなる競合をも解決す

-- 明白な競合者が、スイッチング構造内の下位レベ 50 る。競合を完全に解決するためにマルチサイクル・アー

ビトレーション・セッションが求められるかもしれないが、k個までの競合するパケットのために競合が解決されるときには、アービトレーション・セッションの最後のサイクルを例外として(即ち残留する競合者)、競合は、k個の競合するパケットのために各々のアービトレーション・サイクルにおいて解決される。従って、予約リングは、アービトレーションされたパケットを各々のアービトレーション・サイクルの終結時にスイッチング構造の中へ解放し、各々のアービトレーション・サイクルの直後には交換サイクルが随伴される。

【0057】より詳細には、アービトレーション・セッ ションは、OutPort3にアドレスされるInPo rtO、InPort1、及びInPort3のための HOOパケットによって、更にはOutPortOにア ドレスされる In Port OのためのHOOパケットに よって開始されるかもしれない。これは新しいアービト レーション・セッションであると想定されることになる (即ち、いずれのパケットも進行中のアービトレーショ ン・セッションを受けていない)。従って、予約リング の評価機構は、すべてが、アービトレーション・セッシ ョンのためにそれらの状態制御ロジックによって初期化 される。この初期設定プロセスの結果として、スイッチ ング構造の入力ポートの各々に関する評価機構は、その 特定の入力ポートにおけるHOOパケットがその要求さ れたアドレスレジスタRAxの中へ更にそのシフトされ たアドレスレジスタSAxの中へルーティングされコピ ーされることになる、出力ポートのアドレスを有する。 更に、各々の評価機構は、その要求された優先権RPx 及びシフトされた優先権SPxのレジスタにパケットの 優先権(仮想タイムスタンプに等しい)をロードし、そ 30 の要求された予約ビットRRBx及びシフトされた予約 ビットSRBxにパケットのトラフィック等級をロード する。入力ポートのすべては、このアービトレーション ・セッションの間たまたま活動的であるので、各々の評 価機構のインセッション・ビットは、真(「1」)状態 ヘセットされる。更になお、これが新しいアービトレー ション・セッションであるので、各々の評価機構は、そ のカウンタCNTRをクリアさせ、その競合に関係する すべてのビットF、FC、RC及びSCを、その競合べ クトルビットTと共に偽(「O」)状態へリセットす る。

【0058】アービトレーション・プロセスのステップ 0において、各々の評価機構は、そのシフトされたアドレスレジスタSAxに記憶されたアドレス、そのシフトされた競合フラッグビットSC、そのシフトされた優先権SPx、及びそのシフトされた予約ビットSRBxを、下方へ閉ループ・ラウンドロビン順序で、予約リングの次の下位の評価機構の中へシフトする。これが閉ループ・シフトであるので、最下位の評価機構(即ちIn Port 3のための評価機構)に関するシフトされたア 50

ドレス、シフトされた競合フラッグビット、シフトされた優先権及びシフトされた予約ビットは、最上位の評価機構(即ち I n P o r t 0 のための評価機構)の中へシフトされる。同時に、真(「1」)の競合ベクトルビットはその最上位の評価機構の中へシフトされ、既存の競合ベクトルビットは次の下位の隣接する評価機構の中へ開ループ様式で下方にシフトされる(即ち、最下位の評価機構からの競合ベクトルビットは落される)。

【0059】シフトオペレーションに続いて、各々の評 価機構は、その要求されたアドレスレジスタRAx内の アドレスを、そのシフトされたアドレスレジスタSAx 内のアドレスとの同等性で比較する。それらの2つのア ドレスが異なっていると評価機構が決定するならば、そ れはこれ以上の処置を取らない(InPort 2及びI n Port 3に関する評価機構の状態を参照するこ と)。他方、その要求されたアドレスとその中へシフト されたアドレスとが同じであると評価機構が決定するな らば、それは、その入力ポートにおけるパケットがもう 1つの入力ポートにおけるパケットと競合しているかも しれないと結論する。産物の優先権値及びトラフィック 形式は、競合するパケットのレベルを増大させる。我々 は、RPx及びSPx及びRRBx及びSRBxを比較 して、シフトされた要求が下位であるか、上位である か、それとも同じ優先権であるかを決定する。優先権が 同じであれば、それらのパケットの間に実際的な競合が 存在することを確認するために、評価機構は、その要求 された競合ビットRC及びシフトされた競合ビットSC の状態を同等性に関して比較する。それらの2つのビッ トが同じ状態(両方ともが偽(「0」)又は真

(「1」))を有するならば、評価機構は、その競合べクトルビットTの状態をチェックして、評価機構がサービスしている入力ポートの上又は下のいずれの入力ポートに競合するパケットが存在しているのかを決定する。競合者が下位の入力ポートにあるならば(真(「1」)状態にある競合ベクトルビット)、評価機構に直接的な処置は何も要求されない。他方、競合者が上位の入力ポートにあると評価機構が結論するならば(まだ偽

(「O」) 状態にある競合ベクトルビット)、評価機構は、そのカウンタCNTRを増分し、競合が解決されたという事実を競合者に報告する。

【0060】このステップ及び比較プロセスは、各々のアービトレーション・サイクルに関して少なくともN-1回(ここで、Nは入力ポートの数である)繰り返される。いずれかの評価機構のカウンタCNTRがそのプロセスのいずれかのステップの間にあふれるならば、その評価機構に関する留保競合フラッグビットFは、真

(「1」) 状態へセットされ、それによって、その評価機構の競合フラッグビットFCをも真(「1」) 状態へセットすることになる。

【0061】所望されるならば、アービトレーション・

サイクルの終結の信号を送るために補足的なステップ・オペレーションが実行されても構わない。アービトレーション・サイクルの終結において、評価機構は、それらの留保競合ビットFがまだ偽である場合に限って、真(「1」)許諾信号をそれらのそれぞれの入力ポートに返還する。そのような許諾を受け取ったいずれの入力ポートも、そのHOQパケットをスイッチング構造の中へ解放し、指定された出力ポートへルーティングさせる。理解されるであろうが、各々の評価機構は、その留保競合ビットFをもその関連する入力ポートに返還する。従 10って、入力ポートが偽(「0」)の許諾及び真

(「1」)の留保状態ビットを同時に受け取るならば、 入力ポートは、その現行のHOQパケットを次のアービ トレーション・サイクルのために保持する。

【0062】アービトレーション・セッションの第2及び後続のアービトレーション・サイクルは、第1のものと同様である。即ち、評価機構内に記憶される要求されたアドレス及び要求された競合フラッグビットは、アドレス及び競合状態データの2次元配列を提供し、これに対して、循環するシフトされたアドレス及びシフトされたのた競合フラッグビットによって提供されるアドレス及び状態データが入力ポートのあらゆる対に関して同等性を比較されるのである。しかし、アービトレーション・セッションを完了させるために補足的なアービトレーション・サイクルが要求されるときには必ず、そのカウンタCNTRをあふれさせた(図8を参照)いずれかの評価機構における先行するアービトレーション・サイクルの完了に先立って、競合フラッグビットFCが真

(「1」) 状態へセットされる。このフラッグビットF Cは、続いて、次のアービトレーション・サイクルのた 30 めのその初期設定(図を参照)の間に、その評価機構の要求された競合ビットRC及びシフトされた競合ビットSCの中へコピーされ、それによって、未解決の競合がアービトレーション・セッションの後続のサイクルの間に頂部から底部へのラウンドロビン順序で解決され続けることを保証することになる。

【0063】要求されたアドレスとその中へシフトされたアドレスの間に同等性が存在することを発見する評価機構は、それが、シフトされたアドレスには真

(「1」)のシフトされた競合フラッグビットSCが随 40 伴されていることと、それ自体の要求された競合フラッグビットRCが偽であることを発見するならば、そのインセッション・ビットを偽(「0」)状態へリセットする。

【0064】本発明はバッチャ/バニヤンATMスイッチング構造のためのアービトレーション・プロセスを特に参照して説明されてきたが、それがクロスバー・アーキテクチャを有するもののようなATMスイッチング構造のその他の形式のためのアービタにおいて採用され得

ることは明白であろう。幾つかのATMスイッチング用途に関しては、クロスバー・アーキテクチャの交換器構造が好適である。

【0065】更に一般的に、熟練技能者は、本発明の多くの機構がIP(インターネット・プロトコル)ネットワーク及びフレームリレー・ネットワークのようなパケット交換式ネットワークのその他の形式に関するアービトレーション分散型多重化に対して適用可能であることを認識するであろう。従って、「アービトレーション分散型多重化ポイント」を、アービタの制御を受けて1つ又はそれ以上の出力に対して複数の入力の多重化されたアクセスを提供し、このアービタが、続いて、入力を横断して分散される入力待ち行列の中に存在するアクセス要求の間をアービトレーションするようにしたシステム又はサブシステム(本文では、集合的に「システム」と呼ばれた)であると定義することが適切である。

【図面の簡単な説明】

【図1】 階層的なATMネットワークを概略的に示している。

【図2】 ATM交換器を概略的に示している。

【図3】 AはATMセルのための通常のフォーマット を示している。BはATMセルの典型的な交換器へッダ を示している。

【図4】 バッチャ・ソーティング要素を概略的に示している。

【図5】 バッチャ・ソーティング要素のオペレーションを示す有限状態機械である。


【図6】 図4で示された形式のソーティング要素の再帰的な組合せから構成されるバッチャ・ソーティング・ネットワークを概略的に示している。


【図7】 バニヤン・ルーティング・ネットワークを概略的に示している。

【図8】 本発明を実行するものとして適切である予約 リングの簡略化された概略図である。


【符号の説明】


21 ネットワーク、22 交換器、23 交換器、24 交換器、25 交換器、27 ATMセル、31 供給元、32 供給元、33 宛先、41 バッチャ/バニヤン・ネットワーク、42 バッチャ・ソーテイング・ネットワーク、43 バニヤン・ルーテイング交換器、45 バッファ、46 予約リング、48 コピーネットワーク、50 記憶装置、51 バッファ、52 バッファ、53 VCI交換機構、54 VCIテーブル参照用記憶装置、62 ソーテイング要素、65 バッチャ・ソーテイング・ネットワーク、71 バニヤン・ルーテイング・ネットワーク、72 スイッチング要素、75 線形収縮配列






【図2】





【図8】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.